Электроника

А.К. Поляков. Языки VHDL и VERILOG в проектировании цифровой аппаратуры

А.К. Поляков. Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.

Издательство: СОЛОН-Пресс
Год: 2016
Cтраниц: 313
Формат: pdf
Язык: русский

 

Скачать книгу (53 МБ):

Этот блок был удален по требованию правообладателя. Если вы считаете, что это ошибка, обратитесь к Администратору.
gefexi 01/08/23 Просмотров: 686
0